Stran 1 od 1

PLL

OdgovorObjavljeno: 31 Dec 2015, 01:43
Napisal/-a s54mtb
Sestavljam, oživljam, ... največja pasivna komponenta je 0603 :)

pll1.JPG

Re: PLL

OdgovorObjavljeno: 13 Jan 2016, 01:06
Napisal/-a s54mtb
Par vprašanj za tiste, ki se jim ljubi odgovarjat okrog PLL:

Kam se v praksi postavi začetno frekvenco PLL?
Kanal (f_faznega_detektorja/MOD) je najbrž prav, da je 12,5kHz ?
Kaj je bolje za PLL kot LO: manjši šum ali manjši bočni "glavniki" ?
Ali širina kanala vpliva na karakteristiko filtra v povratni zanki (po mojem "občutku" bi rekel, da je filter odvisen samo od razmerja izhodne f proti f faznega detektorja)... ?

Re: PLL

OdgovorObjavljeno: 13 Jan 2016, 01:15
Napisal/-a VolkD
s54mtb je napisal/-a:Kam se v praksi postavi začetno frekvenco PLL?
Nisem razumel vprašanja. PLL mora pač pokriti nek obseg. Kje bo začetna frekvenca torej ni pomembno.

s54mtb je napisal/-a:Kanal (f_faznega_detektorja/MOD) je najbrž prav, da je 12,5kHz ?

Običajno je tako, ja. Čeprav,... kaj pa če je to istočasno SSB postaja ? Lep primer je bil IC245.
Je treba vedeti, da se z manjšanjem primerjalne frekvence veča fazni šum. Od tega lahko pobegnemo samo z hitrim PLL-jem, torej takim, ki ima čim višjo primerjalno frekvenco. Poznane so tudi rešitve z dvojnim ( vgnezdenim ) PLL-jem.

s54mtb je napisal/-a:Kaj je bolje za PLL kot LO: manjši šum ali manjši bočni "glavniki" ?

Čisto odvisno za kaj rabiš. Če bi rad imel super sprejemnik, potem je važno oboje. Če bi pa rad imel dober oddajnik, je pa tudi važno oboje. No dokler nimaš vsaj kW se še da živet, naprej ,... ti bodo pa sotekmovalci j...li vse po spisku.

s54mtb je napisal/-a:Ali širina kanala vpliva na karakteristiko filtra v povratni zanki (po mojem "občutku" bi rekel, da je filter odvisen samo od razmerja izhodne f proti f faznega detektorja)... ?
Tako je. No od filtra je odvisno tudi kako hitro se pll dovolj točno ujame na željeno frekvenco.

Re: PLL

OdgovorObjavljeno: 13 Jan 2016, 08:17
Napisal/-a s54jp
Bom odgovoril na to vprašanje katerega Darko ni prav razumel. (mogoče pa tudi jaz ne!)

s54mtb je napisal/-a:Kam se v praksi postavi začetno frekvenco PLL?


Prvo moraš ugotoviti frekvenčni razpon oscilatorja v pll-u.
Ugotoviti ali ti tvoj oscilator omogoča želeni razpon.( npr. od 430MHz do 440MHz oscilator pa naj bi šel kak mega višje in nižje od želenega, tako da bo na želenem začetku in koncu stabilen)
Kako to ugotoviti?
Sprememba napetosti na varikap diodi od min do max in pri tem meriti frekvenco oscilatorja. (vidi datashet od uporabljene varikap -niso vse enake HI!)

Ker pll (oscilator pll-a) deluje tako da se ga krmili z varikap diodo preko napetosti, je pomembno vedeti sredino frekvenčnega področja, ter nekje na sredini tega področja pomeriti napetost na varikap diodi in jo postaviti na sredino, tako da uglasiš oscilator.

Pri tem je dobro vedeti kakšno varikap si uporabil, njezino spremembo kapacite z spremembo napetosti od npr.1 volt do 10 voltov.

Ni pa sprememba napetosti linearna spremembi kapacitete na varikap.

Za to Matjaž pri svojih pll-jih vedno napiše kako uglasiti pll na določeni frekvenci, to pomeni koliko voltov bo na varikap diodi.

Re: PLL

OdgovorObjavljeno: 13 Jan 2016, 08:52
Napisal/-a s54mtb
VolkD je napisal/-a:
s54mtb je napisal/-a:Kam se v praksi postavi začetno frekvenco PLL?
Nisem razumel vprašanja. PLL mora pač pokriti nek obseg. Kje bo začetna frekvenca torej ni pomembno.
Res sem čudno vprašal, ja. V mislih sem imel ali na zgornjo mejo obsega ali na spodnjo, ampak načeloma je vseeno, samo da je zahtevani obseg pokrit.

VolkD je napisal/-a:Poznane so tudi rešitve z dvojnim ( vgnezdenim ) PLL-jem.

A si to mislil da je PLL znotraj PLL, ali glede na vrsto delilnika (celoštevilski, frakcijski /hm, a je pravilen izraz?). Jaz sem vzel PLL, ki je lahko oboje, če ne uporabljaš "MOD" vrednosti. Struktura delilnika je taka:
pll3.JPG


VolkD je napisal/-a:No dokler nimaš vsaj kW se še da živet, naprej ,... ti bodo pa sotekmovalci j...li vse po spisku.

Ja, v mislih imam bolj QRP na mm področjih. QRO je malenkost izven dosega. Izhodna stopnja PLL ima na izbiro dva izhoda (vsakega s svojim delilnikom) in izbiro izhoda od -4dBm do +5dBm.

VolkD je napisal/-a:No od filtra je odvisno tudi kako hitro se pll dovolj točno ujame na željeno frekvenco.

Ozek filter pomeni daljši čas, da se pll ujame. Širši filter pa več stranskih produktov v povratni zanki. Tale pll, ki ga zdajle matram pa ima eno opcijo fast lock, ki spreminja karakteristiko filtra med delovanjem (ima stikalo, ki premosti enega od uporov v filtru povratne zanke) - glede na izbrano topologijo filtra.
pll4.JPG

Re: PLL

OdgovorObjavljeno: 13 Jan 2016, 08:56
Napisal/-a s54mtb
s54jp je napisal/-a:Bom odgovoril na to vprašanje katerega Darko ni prav razumel. (mogoče pa tudi jaz ne!)

s54mtb je napisal/-a:Kam se v praksi postavi začetno frekvenco PLL?


Prvo moraš ugotoviti frekvenčni razpon oscilatorja v pll-u.
Ugotoviti ali ti tvoj oscilator omogoča želeni razpon.( npr. od 430MHz do 440MHz oscilator pa naj bi šel kak mega višje in nižje od želenega, tako da bo na želenem začetku in koncu stabilen)
Kako to ugotoviti?
Sprememba napetosti na varikap diodi od min do max in pri tem meriti frekvenco oscilatorja. (vidi datashet od uporabljene varikap -niso vse enake HI!)

Ker pll (oscilator pll-a) deluje tako da se ga krmili z varikap diodo preko napetosti, je pomembno vedeti sredino frekvenčnega področja, ter nekje na sredini tega področja pomeriti napetost na varikap diodi in jo postaviti na sredino, tako da uglasiš oscilator.

Pri tem je dobro vedeti kakšno varikap si uporabil, njezino spremembo kapacite z spremembo napetosti od npr.1 volt do 10 voltov.

Ni pa sprememba napetosti linearna spremembi kapacitete na varikap.

Za to Matjaž pri svojih pll-jih vedno napiše kako uglasiti pll na določeni frekvenci, to pomeni koliko voltov bo na varikap diodi.


Tale pll, ki sem si ga zadal ima v bistvu tri VCO-je, ki se prekrivajo. Izbira vco-ja je avtomatična z logiko v krmilju pll-ja. Obseg je od 2 do 4,5GHz. Izhod vco gre še preko delilnika od 1 do 64, kar pomeni, da pll lahko pokriva frekvence od nekje 30MHz do 4,5GHz.

vco.JPG

Re: PLL

OdgovorObjavljeno: 13 Jan 2016, 09:30
Napisal/-a s54jp
Sedaj vidim za kaj gre. Jaz sem ti odgovoril na splošno. Ne pa za določen čip.

s54mtb je napisal/-a:kar pomeni, da pll lahko pokriva frekvence od nekje 30MHz do 4,5GHz.


Vem, ker sem naredil signal-generator z takšnim čipom. Za razliko od tebe jaz sem sam izdelal tiv HI!
Tudi pri meni je nekaj bolh tipa 402 603.
Zelo dobro deluje.
Krmili se ga z LPC2138 softver za njega je napisal Bojan

Mogoče prebere temo pa ti kaj konkretno odgovori, on se je veliko ukvarjal z tem čipom.

Re: PLL

OdgovorObjavljeno: 13 Jan 2016, 10:16
Napisal/-a S53DZ
Dober LO ima na izhodu nizek fazni šum in dobro frekvenčno stabilnost.
Na izbiro parametrov vpliva zahtevani korak in tudi vrsta modulacije, za katero ga bomo uporabili.
Za zmanjšanje šuma je zelo pomembna izbira nizkošumnega regulatorja napetosti.

ADF4351 je po mojem mnenju res odličen čip.
Vsebuje oba glavna gradnika VCO in PLL. Zančni filter se doda od zunaj. Programiranje je dokaj enostavno preko registrov PLL.
VCO res vsebuje tri ločene VCO-je, ki se avtomatsko preklapljajo. Vsak izmed njih ima 16 podpodročij za dobro širokopasovnost.

VCO deluje od 2200 do 4400 MHz. Tako dobimo na izhodu lahko frekvence od 2200 / 64 = 34,375 MHz do 4400 / 1 = 4400 MHz.

Izhodni signal ima tako obliko, da ima veliko harmonskih komponent. To je pri generatorju zaželjeno, da dosežemo bistveno razširitev področja, pri LO pa ne. Zato moramo na izhod dodati LPF. BPF ni potreben, ker pod osnovno frekvenco ni komponent.

V članku o RF generatorju sem opisal, kakšen je postopek izbire parametrov, začenši s frekvenco PFD.
http://lea.hamradio.si/~s53dz/arhiv/3-R ... -Rev15.pdf
Tule je pa tabela izračuna parametrov:
http://lea.hamradio.si/~s53dz/arhiv/3-R ... 2-calc.pdf

Re: PLL

OdgovorObjavljeno: 13 Jan 2016, 10:32
Napisal/-a s54mtb
Hvala. V pdf je malce pomanjkljiva shema, pa nič zato. Bom kar takole vprašal. Ali bo za neko začetno eksperimetiranje za "univerzalni" generator ok filter s tako karakteristiko:

pll5.JPG

Re: PLL

OdgovorObjavljeno: 13 Jan 2016, 10:43
Napisal/-a S53DZ
Mare,

Ja, tale pdf je čudno prevedel načrt. V članku v reviji bi moral biti načrt kompleten s podanim filtrom.
Jaz sem uporabil loop filter za "ojačenje" zanke CP 1,88mA.
http://lea.hamradio.si/~s53dz/arhiv/3-R ... scheme.pdf
To je na istem direktoriju moje strani.

Re: PLL

OdgovorObjavljeno: 15 Jan 2016, 12:25
Napisal/-a Obelix
S53DZ je napisal/-a:http://lea.hamradio.si/~s53dz/arhiv/3-RF-GEN/adf4351_rev3_scheme.pdf
To je na istem direktoriju moje strani.

Bi za ta RF generator bilo možno dobiti tiskanino ali predlogo zanjo ?

Re: PLL

OdgovorObjavljeno: 15 Jan 2016, 15:26
Napisal/-a s54mtb
Če ti kaj prav pride je tule PDF s shemo in seznamom komponent:
http://e.pavlin.si/2016/01/15/pll-adf43 ... ded-board/
ni pa isto kot zgoraj.

Re: PLL

OdgovorObjavljeno: 15 Jan 2016, 21:49
Napisal/-a S53DZ
Obelix je napisal/-a:
S53DZ je napisal/-a:http://lea.hamradio.si/~s53dz/arhiv/3-RF-GEN/adf4351_rev3_scheme.pdf
To je na istem direktoriju moje strani.

Bi za ta RF generator bilo možno dobiti tiskanino ali predlogo zanjo ?

Tiskanine nimam, je pa vezje objavljeno na moji strani, ki si jo citiral (kjer je načrt) v .pdf in .pcb formatu.

Re: PLL

OdgovorObjavljeno: 31 Jan 2016, 14:24
Napisal/-a s54mtb
Če bi kdo rabil, sem pripravil driver za ADF4351, ki je tule:
https://github.com/s54mtb/ADF4351

Proces izdelave takega driverja pa bo v naslednji številki revije. Sedaj pa grem naprej izdelovat USB dongle za RF generator na osnovi tega PLL-ja. Ideja je, da vtakneš v USB, se povežeš gor s terminalom in nastavljaš PLL s komandami iz terminala.

Re: PLL

OdgovorObjavljeno: 31 Jan 2016, 18:51
Napisal/-a s54mtb
Pripravil sem tudi demo aplikacijo za STM32F0-Discovery razvojno plato. Takole sem za demo naredil prelet 9cm banda v korakih po 1MHz:





Po inicializaciji:
Koda: Izberi vse
   ADF4351_Reg1.b.PhaseAdjust = ADF4351_DISABLE;
   ADF4351_Reg1.b.PhaseVal = 1;
   ADF4351_Reg1.b.Prescaler = ADF4351_PRESCALER_4_5;
   
   ADF4351_Reg2.b.CounterReset = ADF4351_DISABLE;
   ADF4351_Reg2.b.RDiv2 = ADF4351_REFDIV_2;
   ADF4351_Reg2.b.RMul2 = ADF4351_REFMUL_1;
   ADF4351_Reg2.b.CPCurrent = ADF4351_CPCURRENT_1_88;
   ADF4351_Reg2.b.CPTristate = ADF4351_DISABLE;
   ADF4351_Reg2.b.DoubleBuffer  = ADF4351_DISABLE;
   ADF4351_Reg2.b.LockFunction = ADF4351_LDF_FRAC;
   ADF4351_Reg2.b.LockPrecision = ADF4351_LDP_10NS;
   ADF4351_Reg2.b.LowNoiseSpur = ADF4351_LOW_NOISE_MODE;
   ADF4351_Reg2.b.MuxOut = ADF4351_MUX_THREESTATE;
   ADF4351_Reg2.b.PhasePolarity = ADF4351_POLARITY_POSITIVE;
   ADF4351_Reg2.b.PowerDown = ADF4351_DISABLE;
   ADF4351_Reg2.b.RCountVal = 1;
   
   ADF4351_Reg3.b.AntibacklashW = ADF4351_ABP_6NS;
   ADF4351_Reg3.b.BandSelMode = ADF4351_BANDCLOCK_LOW;
   ADF4351_Reg3.b.ChargeCh = ADF4351_DISABLE;
   ADF4351_Reg3.b.ClkDivMod = ADF4351_CLKDIVMODE_OFF;
   ADF4351_Reg3.b.ClkDivVal = 150;
   ADF4351_Reg3.b.CsrEn = ADF4351_DISABLE;
   
   ADF4351_Reg4.b.AuxEnable = ADF4351_DISABLE;
   ADF4351_Reg4.b.Mtld = ADF4351_DISABLE;
   ADF4351_Reg4.b.OutEnable = ADF4351_ENABLE;
   ADF4351_Reg4.b.OutPower = ADF4351_POWER_PLUS5DB;
   ADF4351_Reg4.b.VcoPowerDown =  ADF4351_DISABLE;
   ADF4351_Reg4.b.Feedback = ADF4351_FEEDBACK_FUNDAMENTAL;

   ADF4351_Reg5.b.LdPinMode = ADF4351_LD_PIN_DIGITAL_LOCK;



je koda za tako "šofiranje" sila enostavna:

Koda: Izberi vse
/* Infinite loop */
  while (1)
  {
      UpdateFrequencyRegisters(CurrentFreq, 50000000.0, 12500, 1, 1, &calcfreq);    
      PLL_Sync();
      HAL_Delay(2000);
      CurrentFreq += 1e6;
      if (CurrentFreq > 3410e6) CurrentFreq = 3402e6;
  }

Re: PLL

OdgovorObjavljeno: 31 Jan 2016, 21:51
Napisal/-a S53DZ
Mare,

lepo, stvar obeta.
Glede na video, kjer sta vidna močna bočna signala tik ob nosilcu bi rekel, da moraš še uravnati parametre, na primer korak?

LP, Bojan

Re: PLL

OdgovorObjavljeno: 31 Jan 2016, 22:14
Napisal/-a s54mtb
Hvala za namig.

To je bil sicer le test funkcionalnosti driverja. Sam PLL še pride na vrsto.

Re: PLL

OdgovorObjavljeno: 01 Feb 2016, 23:54
Napisal/-a s54mtb
@S53DZ


Sedaj je izhod narejen po tvoji predlogi z RC filtrom:
pll6.JPG



evaluation board uporablja LC filter v napajanju:
pll7.JPG


Pustim tako kot je, ali bi bilo bolje delati z LC ?


Kaj bi še lahko izboljšal v shemi?
pll8.JPG



Sedaj uporabljam 10ppm oscilator 50MHz od seikota, ki se uporablja na kvalitetnejših ethernet switch-ih. Pustim takega, ali bi dal kak (VC)TCXO + Vref za fino nastaviti?

tnx! s54mtb

Re: PLL

OdgovorObjavljeno: 02 Feb 2016, 08:31
Napisal/-a S53DZ
@s54mtb,

a) na RF izhodu ni RC filter ampak je 50 Ohm (širokopasovna) zaključitev na obeh koncih vsakega simetričnega izhoda.
Dodan je ločilni C (zaradi DC). Tukaj imaš še rezervo: +3dB ob uporabi simetričnega izhoda.
Velja reči še to, da en RF izhod pri meni ni uporabljen navzven tako, da ga imaš še na voljo za uporabo.

b) če uporabiš L v napajanju izhoda, moraš to narediti za vsako področje posebej. Prednost je v tem, da dobiš večji izhodni nivo. Slabost pa, da ni širokopasovno. Zato sem jaz uporabil R zaključitev.
Dodano: Poglej si AN.

c) nisem gledal detajlov tvoje slike, ampak vsa različna napajanja je dobro peljati preko dušilk.

Nekaj predlogov izboljšav sem navedel že v članku.

73, Bojan

Re: PLL

OdgovorObjavljeno: 03 Feb 2016, 01:27
Napisal/-a PrimozL
s54mtb je napisal/-a:Sedaj pa grem naprej izdelovat USB dongle za RF generator na osnovi tega PLL-ja. Ideja je, da vtakneš v USB, se povežeš gor s terminalom in nastavljaš PLL s komandami iz terminala.


A bi dal v ta dongle na izhod še kakšen slabilnik (attenuator), da ne bo samo fiksen nivo na izhodu? Npr. DAT-31A-SP+ je prav enostaven za priključitev na SPI. Deklariran je sicer samo do 4 GHz, a če pogledaš njegove lastnosti, gre brez težav do 4.4 GHz. Saj ni nujno, da je izhod kalibriran, to se reši v SW, nastavljiv nivo pa je vedno dobrodošel, pa čeprav samo znotraj 31 dB. To obenem pomeni eno stvar manj na mizi.

Re: PLL

OdgovorObjavljeno: 03 Feb 2016, 10:20
Napisal/-a s54mtb
Kaj pa Hitite HMC542BLP4E ?

Re: PLL

OdgovorObjavljeno: 03 Feb 2016, 19:48
Napisal/-a s54mtb
Še okrog reference. Verjetno je koristno, da je TCXO. A je dobro, da je tudi malo kontrole (VCTCXO)? Recimo tak:
http://si.farnell.com/abracon/asvtx-09- ... /2467929RL

relativno poceni so tudi GPS oscilatorji 19,2MHz. Dobi se že pod 3 EUR za 0,5ppm stabilnosti.

Pa še eno ?...
ali bi pred atenuator dal še 12dB phemt MMIC z možnostjo bypass-a ?


S tem bi uzpošteval vse:
vgradnja širokopasovnega ojačevalnika in nastavljivega RF slabilnika (na primer HMC307) za
dodatno uravnavo izhodnega nivoja in razširitev območja nastavljanja nivoja,
- prilagoditev izhoda po frekvenčnih pod-področjih,
- ločeno nastavljanje frekvence in nivoja z vgradnjo dodatnega enkoderja,
- vgradnja gumba za vklop/izklop izhodnega RF signala (čip omogoča izklop VCO-ja),
- vezava drugega RF izhoda na zunanji priključek.

Re: PLL

OdgovorObjavljeno: 03 Feb 2016, 20:06
Napisal/-a s54mtb
Tole je pa blok shema.

scan20160203190429000320.pdf

Re: PLL

OdgovorObjavljeno: 03 Feb 2016, 20:18
Napisal/-a s54mtb
Pa še podatki izbranega materiala - pomembna je predvsem dobavljivost in male dimenzije:

AV02-1296EN-DS-MGA-72543-08Jun20120.pdf




1969206.pdf




1883691.pdf

Re: PLL

OdgovorObjavljeno: 03 Feb 2016, 23:34
Napisal/-a PrimozL
s54mtb je napisal/-a:Kaj pa Hitite HMC542BLP4E ?

Tudi ta je zelo v redu, sem naredil par projektov z njim in ni bilo nikakršnih težav. Podatki v PDF so sicer samo do 4 GHz. Na voljo je eno testno vezje in lahko pomerim, kako se obnaša do 4.4 GHz. Sem pa malo razočaran nad Hittite oz. Analog Devices zadnje čase, ker tako čudno napovedujejo, kaj bodo po prevzemu umaknili iz proizvodnje, pa potem naredijo drugače. No, HMC542 je vsaj dobavljiv v Farnellu.

Re: PLL

OdgovorObjavljeno: 04 Feb 2016, 01:04
Napisal/-a S53DZ
s54mtb je napisal/-a:Še okrog reference. Verjetno je koristno, da je TCXO. A je dobro, da je tudi malo kontrole (VCTCXO)? Recimo tak:
http://si.farnell.com/abracon/asvtx-09- ... /2467929RL

relativno poceni so tudi GPS oscilatorji 19,2MHz. Dobi se že pod 3 EUR za 0,5ppm stabilnosti.
...

Mare,
Glede na to, da nameravaš vse, vključno z referenčnim XO, dati v dongle, ne pričakuj tam pretirane temperaturne stabilnosti, torej tudi velike stabilnosti frekvence ne. Zato bo po mojem mnenju TC tu nujno, najbrž pa VC niti ne. VC je dobrodošel za kalibracijo, ampak mora biti bolj določeno okolje, da ima smisel.
Sicer pa tisti na linku ustreza.

LP, Bojan

Re: PLL

OdgovorObjavljeno: 04 Feb 2016, 09:55
Napisal/-a Obelix
s54mtb je napisal/-a:Še okrog reference. Verjetno je koristno, da je TCXO. A je dobro, da je tudi malo kontrole (VCTCXO)? Recimo tak:
http://si.farnell.com/abracon/asvtx-09- ... /2467929RL

Najmanjša količina naročila: 150
Bo treba v skupinski nakup ;)

Re: PLL

OdgovorObjavljeno: 04 Feb 2016, 10:15
Napisal/-a radix
Obelix je napisal/-a:Bo treba v skupinski nakup ;)

Brez skrbi. Dobi se tudi po 1, samo malo več košta.

Re: PLL

OdgovorObjavljeno: 04 Feb 2016, 22:49
Napisal/-a PrimozL
s54mtb je napisal/-a:Tole je pa blok shema.


Za ojačevalnik MGA-72543 se bojim, da frekvenčno ne gre pod 100 MHz. Drugače je OK. Kakšen član foruma ima mogoče solidno zalogo GALI-5 ojačevalnikov, pobranih z vezij...

A bi dal na vhod za referenco en buffer, npr. 74LVC1G17 in pred njim še preprost diodni detektor, da se ob priklopu zunanje reference avtomatsko ugasne interni TCXO? Je pa za bit previden s takim bufferjem, z njim lahko solidno pokvariš fazni šum. Jaz sem moral za moj oscilator v S53MV frekvencmetru, ki se ga ni dalo ugasnit, še malo bolj zakomplicirat vezje.

LP Primož.

Re: PLL

OdgovorObjavljeno: 04 Feb 2016, 22:56
Napisal/-a VolkD
PrimozL je napisal/-a:
s54mtb je napisal/-a:Tole je pa blok shema.
Za ojačevalnik MGA-72543 se bojim, da frekvenčno ne gre pod 100 MHz. Drugače je OK. Kakšen član foruma ima mogoče solidno zalogo GALI-5 ojačevalnikov, pobranih z vezij...
GALI-5 lahko dobiš pri meni.

Re: PLL

OdgovorObjavljeno: 04 Feb 2016, 23:56
Napisal/-a s54mtb
Kaj če internemu oscilatorju enostavno vzameš napajanje?

Pravzaprav bi samo s FET-om prekinil GND. Potem je ena plavajoča kapacitivnost na liniji zunanje reference. A je to lahko problem?

extint.JPG

Re: PLL

OdgovorObjavljeno: 05 Feb 2016, 00:17
Napisal/-a VolkD
s54mtb je napisal/-a:Kaj če internemu oscilatorju enostavno vzameš napajanje?

Pravzaprav bi samo s FET-om prekinil GND. Potem je ena plavajoča kapacitivnost na liniji zunanje reference. A je to lahko problem?
Po moje ne. Je pa zadevo vsekakor treba preveriti v praksi.

Re: PLL

OdgovorObjavljeno: 05 Feb 2016, 00:48
Napisal/-a S53DZ
Jaz sem za avtomatski preklop na zunanjo normalo 10MHz spremenil Primoževo vezje.
Tudi mojega 10MHz oscilatorja CFPT-126 se ni dalo ugasniti s kontrolnim vhodom.
Dodal sem tudi delilnik 5V/3,3V in prilagoditev na kabel 50Ohm.
Uporabil pa dva čipa, hm.

Re: PLL

OdgovorObjavljeno: 05 Feb 2016, 09:12
Napisal/-a s54mtb

Re: PLL

OdgovorObjavljeno: 18 Feb 2016, 23:41
Napisal/-a PrimozL

Mare,
Kako napreduje projekt?
Glede MUX-a bi rekel samo, da ga je za preverit, kako bo vplival na fazni šum. Za zunanji REF vhod bi naredil AC sklop.

Re: PLL

OdgovorObjavljeno: 18 Feb 2016, 23:54
Napisal/-a s54mtb
Projekt bo šel počasi dalje. Dobil sem skoraj vse sample. Ravno včeraj sem dobil hitite HMC542BLP4E

LP,
Mare

Re: PLL

OdgovorObjavljeno: 16 Maj 2016, 14:43
Napisal/-a s54jp
s54mtb je napisal/-a:Projekt bo šel počasi dalje. Dobil sem skoraj vse sample. Ravno včeraj sem dobil hitite HMC542BLP4E

LP,
Mare


Kako kaj napreduje ta projekt?
Je vse skupaj pomrznilo?

Re: PLL

OdgovorObjavljeno: 13 Jul 2017, 07:13
Napisal/-a s54jp
Mare, lahko bi tole speljal do konca, objavil, pa bi izdelovali tvoj RF generator če bi nam se zdel boljši od Matjaževega ali Bojanovega.
Seveda, če bi podal vse potrebno za izdelavo od .pcb-ja do softwerja, navodil za izdelavo...nismo vsi doktorji.

Ti se včasih obnašaš kot otrok z jabolko: ugrizneš, zavržeš, preden bi jo pojedel...

Re: PLL

OdgovorObjavljeno: 13 Jul 2017, 07:18
Napisal/-a s54mtb
Za tisto, kar sem rabil stvar deluje.
http://e.pavlin.si/2016/01/15/pll-adf43 ... ded-board/

Res pa nisem "vsega opisal v podrobnosti", ker je nesmiselno ponavljat že narejene stvari.

Re: PLL

OdgovorObjavljeno: 16 Jul 2017, 19:34
Napisal/-a VolkD
s54mtb, na tvoji strani, točneje tukaj : http://e.pavlin.si/wp-content/uploads/2 ... -proto.pdf imaš pdf, ki ni ravno v redu. Stran z načrtom je popackana z nečim rumenim, bi bilo fino, če bi to popravil.

Re: PLL

OdgovorObjavljeno: 16 Jul 2017, 22:07
Napisal/-a alividmar
Meni odpre normalno.

Odpiram z : Evnice Document Viewer 1.12.2